

PAT-NO: JP405129666A  
DOCUMENT-IDENTIFIER: JP 05129666 A  
TITLE: SEMICONDUCTOR DEVICE  
PUBN-DATE: May 25, 1993

INVENTOR-INFORMATION:

NAME

HORIUCHI, MICHIO  
TAKEUCHI, YUKIHARU

ASSIGNEE-INFORMATION:

NAME

SHINKO ELECTRIC IND CO LTD

COUNTRY

N/A

APPL-NO: JP03315361

APPL-DATE: November 2, 1991

INT-CL (IPC): H01L035/30, H01L023/50

ABSTRACT:

PURPOSE: To obtain a semiconductor device which can much improve property of heat dissipation by dissipating heat rapidly from a cap surface by arranging a Peltier element array in the gap between a semiconductor chip mounted on a package body and the inner wall of a cap.

CONSTITUTION: A Peltier element array 18 is arranged between the rear side of a semiconductor chip 28 mounted on a semiconductor package body 14 and the inner wall of a cap 12: this array consists of a plurality of small-sized semiconductors 24..., where P-type semiconductors and N-type semiconductors are arranged alternately. Those semiconductors are formed in a prismatic shape, and semiconductors 24 are connected in each one end face to terminals

20....,  
22... made of rectangular micro copper plates provided at constant intervals  
on the inner wall of the cap 14 and the rear side of the semiconductor chip 28,  
so that the terminals 22, 20 constitute heat absorbing and heat release side terminals. Therefore, heat of the semiconductor chip 28 can rapidly be released, so that malfunction of elements can be eliminated for improvements in reliability of a semiconductor device.

COPYRIGHT: (C)1993,JPO&Japio

(19)日本国特許庁(J P)

(12) 公 開 特 許 公 報 (A)

(11)特許出願公開番号

特開平5-129666

(43)公開日 平成5年(1993)5月25日

(51)IntCl.<sup>5</sup>

H 0 1 L 35/30

23/50

識別記号

庁内整理番号

9276-4M

F 9272-4M

F I

技術表示箇所

審査請求 未請求 請求項の数5(全5頁)

(21)出願番号 特願平3-315361

(22)出願日 平成3年(1991)11月2日

(71)出願人 000190688

新光電気工業株式会社

長野県長野市大字栗田字舎利田711番地

(72)発明者 堀内 道夫

長野県長野市大字栗田字舎利田711番地

新光電気工業株式会社内

(72)発明者 竹内 之治

長野県長野市大字栗田字舎利田711番地

新光電気工業株式会社内


(74)代理人 弁理士 綿貫 隆夫 (外1名)

(54)【発明の名称】 半導体装置

(57)【要約】

【目的】 パッケージ本体に搭載された半導体素子をキャップによって封止する、いわゆるキャップタイプの半導体装置において、熱の放散性を著しく向上し得る半導体装置を提供する。

【構成】 キャップタイプの半導体装置において、該半導体素子とキャップとの間にペルチェ素子列が配設され、前記ペルチェ素子列の吸熱側が半導体素子の背面側に密着されていると共に、ペルチェ素子列の放熱側がキャップ内壁面に密着されていることを特徴とする。



## 【特許請求の範囲】

【請求項1】 半導体パッケージ本体上に搭載された半導体素子がキャップによって封止された半導体装置において、

該半導体素子とキャップとの間にベルチェ素子列が配設され、前記ベルチェ素子列の吸熱側が半導体素子の背面側に密着されていると共に、ベルチェ素子列の放熱側がキャップ内壁面に密着されていることを特徴とする半導体素子。

【請求項2】 ベルチェ素子列の放熱側に形成された電極が、セラミックキャップに形成されたベルチェ素子列への電力供給回路に接続されている請求項1記載の半導体装置。

【請求項3】 キャップが、熱伝導率100W/mK以上の良好な熱伝導性を有するセラミックによって形成されている請求項1又は請求項2記載の半導体装置。

【請求項4】 キャップを形成するセラミックの主成分が、窒化アルミニウム、炭化ケイ素、又は酸化ベリリウムである請求項3記載の半導体装置。

【請求項5】 半導体パッケージ本体が、ムライトセラミック、アルミナセラミック、又はガラス・セラミック複合体を主成分とするセラミックによって形成されている請求項1記載の半導体装置。

## 【発明の詳細な説明】

## 【0001】

【産業上の利用分野】本発明は半導体装置に関し、更に詳細には半導体パッケージ本体上に搭載された半導体素子がキャップによって封止された半導体装置に関する。

## 【0002】

【従来の技術】近年、半導体素子の高集積化及び高出力化に伴い半導体素子からの発熱量が増大しており、半導体素子による発熱をいかに効率よく除去するかが問題となってきた。このため、半導体セラミックパッケージにおいても、炭化ケイ素や窒化アルミニウム等を用いた熱伝導率の高いパッケージ材料から成るパッケージが開発されている。更に、熱放散性を向上すべく、半導体素子が搭載された高熱伝導率のパッケージ中に放熱板を埋設したり、パッケージの背面側に、放熱フィン、水冷チャンネル、放熱ファン等の放熱手段を装着した半導体装置も実用化されている。

## 【0003】

【発明が解決しようとする課題】この様な熱放散性が向上された半導体装置によれば、半導体素子の発熱等による熱がパッケージ外に速やかに放散されるため、熱による半導体素子の誤動作等を防止でき、半導体装置の信頼性を向上することができる。しかしながら、放熱ファン等の放熱手段をパッケージ外部に装着することは、半導体装置を複雑化し且つ大型化する。また、放熱手段の配置や熱伝導方向、放熱経路等によっては十分な放熱性を呈することができない場合もある。更に、発熱源である

半導体素子からパッケージ表面までの熱伝導は、自然熱伝導によるものであるため、熱伝導性が良好なパッケージ材料を用いたとしても、熱放散性に限界がある。特に、パッケージ本体に搭載された半導体素子をキャップによって封止する、いわゆるキャップタイプの半導体装置においては、通常、半導体素子とキャップ内壁面との間が空隙部となっているため、キャップの外面に放熱手段を装着しても熱放散性を向上することは困難である。そこで、本発明の目的は、キャップタイプの半導体装置において、熱の放散性を著しく向上し得る半導体装置を提供するにある。

## 【0004】

【課題を解決するための手段】本発明者等は、前記目的を達成すべく検討を重ねた結果、パッケージ本体に搭載された半導体素子とキャップ内壁面との間の空隙部にベルチェ素子列を配設することによって、半導体素子の熱を積極的にキャップに移動することができるため、熱の放散性を著しく向上できることを知り、本発明に到達した。即ち、本発明は、半導体パッケージ本体上に搭載された半導体素子がキャップによって封止された半導体装置において、該半導体素子とキャップとの間にベルチェ素子列が配設され、前記ベルチェ素子列の吸熱側が半導体素子の背面側に密着されていると共に、ベルチェ素子列の放熱側がキャップ内壁面に密着されていることを特徴とする半導体素子にある。かかる構成の本発明において、ベルチェ素子列の放熱側に形成された電極がセラミックキャップに形成されたベルチェ素子列への電力供給回路の端子に接続されていることが、半導体装置を小型化することができる。また、キャップが熱伝導率100W/mK以上の良好な熱伝導性を有するセラミックによって形成されていることが、半導体装置の熱放散性を向上することができる。この様な良好な熱伝導性を有するセラミックとしては、窒化アルミニウム、炭化ケイ素、又は酸化ベリリウムを主成分とするものが好ましい。更に、半導体パッケージ本体がムライトセラミック、アルミナセラミック、又はガラス・セラミック複合体を主成分とするセラミックによって形成されていることが、パッケージの誘電率を低下することができるため好ましい。

## 【0005】

【作用】従来、キャップタイプの半導体装置において、通常、パッケージ本体に搭載された半導体素子とキャップの内壁面との間には空隙部が存在する。このため、半導体素子で発生した熱の大半は、半導体素子と接触しているパッケージ本体に熱伝導によって伝熱されてパッケージ本体表面から放散される。しかし、キャップタイプの半導体装置を構成するパッケージ本体には、回路やピン等の構造物が配設されているため、放熱板或いはパッケージ外部に放熱ファン等の放熱手段を設置して半導体装置の熱放散性の向上を図ることは困難であった。この

点、本発明においては、パッケージ本体に搭載された半導体素子とキャップ内壁面との間の空隙部に、ペルチェ素子列を配設して半導体素子の熱を積極的にキャップに移動し、キャップ表面から熱を速やかに放散することができるため、キャップタイプの半導体装置の放熱性を向上することができる。また、キャップ外面には、端子等の構造物を配設することがないため、放熱フィン等の放熱手段を配設することができ、半導体装置の放熱性を更に一層向上することができる。

#### 【0006】

【実施例】本発明を図面を用いて更に詳細に説明する。図1は、本発明の一実施例を示す正面図である。図1に示す半導体装置10は、半導体パッケージ本体14の上面にキャップ12が装着されている。かかる半導体パッケージ本体14は、誘電率の低いムライトセラミック、アルミナセラミック、又はガラス・セラミック複合体を主成分とするセラミックによって形成されている。また、キャップ12もセラミック製であり、熱伝導率100W/mK以上の良好な熱伝導性を有するセラミックによって形成されている。この様な良好な熱伝導性を有するセラミックとしては、窒化アルミニウム、炭化ケイ素、又は酸化ベリリウムを主成分とするものを挙げることができる。尚、半導体パッケージ14上のピン16は、後述する様に、キャップ12内に内包されているペルチェ素子列への電力供給用ピンである。

【0007】この様な図1に示す本実施例の半導体装置の縦断面図を図2に示す。図2において、底面側に複数本のピン34が垂設された半導体パッケージ本体14の上面に、はんだバンプ30・・・を介してフェイスダウンに搭載された半導体素子28がキャップ12内に封入されている。本実施例においては、半導体パッケージ本体14に搭載された半導体素子28の背面側とキャップ14の内壁面との間に、ペルチェ素子列18が配設されている。このペルチェ素子列18は、複数個の小型半導体24・・・から成り、P型半導体とN型半導体とが交互にシリーズに配列されているものである。かかる小型半導体24・・・の各々は角柱状に形成されており、キャップ14の内壁面及び半導体素子28の背面側に一定間隔を置いて配設された矩形の微小銅板から成る端子20・・・、22・・・に、各小型半導体24の一端面が接続されている。かかる端子20・・・、22・・・のうち、端子22・・・は半導体素子28の熱を吸熱する吸熱側端子であり、端子20・・・は小型半導体24が吸熱した熱を放熱する放熱側端子である。尚、小型半導体24・・・の各々の間隙部分は、絶縁体25によって絶縁されている。

【0008】本実施例で使用するペルチェ素子列18を構成する小型半導体24としては、ゼーベック係数が100 $\mu$ V/K以上で且つ性能係数が室温において0.7 $\times 10^{-3}$ 以上のものを使用することによって、半導体素

子28から有効に熱移動を行うことができる。かかる性能を有する小型半導体24としては、Bi、Te、Sb、Zn、Pb、Se、Cr、Si、及びMnから成る群から選ばれる少なくとも二種の金属によって形成される金属化合物が含有されているものが、良好な熱移動を行うことができ好ましい。就中、小型半導体24中に含有するTeの量をBi<sub>2</sub>Te<sub>3</sub>によってコントロールしたものが好ましく、特に、Teが含有されている小型半導体24中にSb或いはSe等の不純物が0.1~2重量%加えられてゼーベック係数が向上されたものが好ましい。また、その他の金属化合物としては、ZnSb、Sb<sub>2</sub>Te<sub>3</sub>、PbSe、PbTe等を挙げることができ、これら金属化合物を二種以上組み合わせたり、微量のTeを添加してもよい。かかる組み合わせとしては、50%Bi<sub>2</sub>Te<sub>3</sub>-40%Sb<sub>2</sub>Te<sub>3</sub>-10%Sb<sub>2</sub>Se や、30%Bi<sub>2</sub>Te<sub>3</sub>-70%Sb<sub>2</sub>Te<sub>3</sub>にTeを2重量%加えたものを挙げることができる。これら金属化合物を含有する小型半導体24は、いずれも100 $\mu$ V/K以上のゼーベック係数と0.7以上の性能係数とを有するため、良好な熱電変換素子として好適に使用できる。

【0009】この様な本実施例において使用するペルチェ素子列18は、ポリイミド樹脂層26によってキャップ12内側に固定される。このポリイミド樹脂層26は、半導体素子28からキャップ12に移動した熱の半導体素子28への再移動を防止するためでもある。かかるペルチェ素子列18を内包するキャップ12には、ペルチェ素子列18の放熱側に形成された電極と連結される電力供給回路17が形成されており、電力供給回路17はピン16によって半導体パッケージ本体14の回路と連結されている。ピン16は半導体パッケージ本体14の上面側に立設されており、キャップ12のスルーホールを貫通して端部の一方がキャップ12上に突出している。この突出しているピン16の端部はキャップ側からはんだ付がなされている。尚、キャップ12は、キャップ12及び半導体パッケージ本体14に形成されたメタライズ層42を介してはんだ層32によって半導体パッケージ本体14に固着されている。

【0010】キャップ12と半導体パッケージ本体14とを接続する際に、クリアランスの調整を行うことが必要となった場合には、図3に示す様に、キャップ14の内側の半導体パッケージ本体14上にはんだ付けされて立設されたスカート41の側面に、キャップ12をはんだ付けによって接続する。かかるクリアランス調整を行う場合にも、ピン16の先端部はキャップ12上に突出しはんだ付けがなされる。尚、この場合にも、はんだ付けを行う部分には、メタライズ層42が形成されている。本実施例の半導体装置10においては、キャップ12の外側に放熱フィン等の放熱手段を設置していないが、放熱フィン等の放熱手段をキャップ12の外側に設置することによって、半導体装置10の放熱性を更に一層向上することができる。

【0011】

【発明の効果】本発明によれば、キャップタイプの半導体装置において、半導体素子の熱を速やかにキャップに移動して放熱することができるため、半導体素子の誤動作等を解消し半導体装置の信頼性を向上することができる。

【図面の簡単な説明】

【図1】本発明の一実施例を示す平面図である。

【図2】図1の半導体装置10の縦断面図である。


【図3】キャップと半導体パッケージ本体とのクリーン 10

ス調整方法を説明する説明図である。


【符号の説明】

- 10 半導体装置
- 12 キャップ
- 14 半導体パッケージ本体
- 16 ピン
- 17 電力供給回路
- 18 ベルチエ素子列
- 28 半導体素子

【図1】



【図2】



【図3】

